硬件工程师常见笔试题汇总

一、电路分析：

1、竞争与冒险

在组合逻辑中，在输入端的不同通道数字信号中经过了不同的延时，导致到达该门的时间不一致叫竞争。因此在输出端可能产生短时脉冲（尖峰脉冲）的现象叫冒险。

常用的消除竞争冒险的方法有：输入端加滤波电容、选通脉冲、修改逻辑设计等。

2、同步与异步

同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。

同步电路：存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源，因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。

异步电路：电路没有统一的时钟，有些触发器的时钟输入端与时钟脉冲源相连，只有这些触发器的状态变化与时钟脉冲同步，而其它的触发器的状态变化不与时钟脉冲同步。

异步电路不使用时钟脉冲做同步，其子系统是使用特殊的“开始”和“完成”信号使之同步；

同步就是双方有一个共同的时钟，当发送时，接收方同时准备接收。异步双方不需要共同的时钟，也就是接收方不知道发送方什么时候发送，所以在发送的信息中就要有提示接收方开始接收的信息，如开始位，结束时有停止位。

3、仿真软件：Proteus

4、Setup 和Hold time

Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。如果hold time不够，数据同样不能被打入触发器。

5、IC设计中同步复位与异步复位的区别

同步复位在时钟沿采集复位信号，完成复位动作。异步复位不管时钟，只要复位信号满足条件，就完成复位动作。 异步复位对复位信号要求比较高，不能有毛刺，如果其与时钟关系不确定，也可能出现亚稳态。

6、常用的电平标准

TTL： transistor-transistor logic gate晶体管－晶体管逻辑门

CMOS：Complementary Metal Oxide Semiconductor互补金属氧化物半导体

LVTTL(Low Voltage TTL)、LVCMOS(Low Voltage CMOS)：3.3V、2.5V

RS232、RS485

7、TTL电平与CMOS电平

TTL电平和CMOS电平标准

TTL电平： 5V供电

输出 L： <0.4V ； H：>2.4V 1

输入 L： <0.8V ； H：>2.0V 0

CMOS电平：（一般是12V供电）

输出 L： <0.1*Vcc ； H：>0.9*Vcc

输入 L： <0.3*Vcc ； H：>0.7*Vcc.

CMOS电路临界值（电源电压为＋5V）

VOHmin =4.5V VOLmax =0.5V

VIHmin =3.5V VILmax =1.5V

特性区别：

CMOS是场效应管构成，TTL为双极晶体管构成；

CMOS的逻辑电平范围比较大（3～15V），TTL只能在5V下工作；

CMOS的高低电平之间相差比较大、抗干扰性强，TTL则相差小，抗干扰能力差；

CMOS功耗很小，TTL功耗较大（1～5mA/门）；

CMOS的工作频率较TTL略低，但是高速CMOS速度与TTL差不多相当。

8、RS232和RS485电平

RS232：采用三线制传输分别为TXD\RXD\GND，其中TXD为发送信号，RXD为接收信号。

全双工，在RS232中任何一条信号线的电压均为负逻辑关系。即：

－15v ~ －3v 代表1

＋3v ~ ＋15v 代表0

RS485：采用差分传输（平衡传输）的方式，半双工，一般有两个引脚 A、B。AB间的电势差U为UA-UB:

不带终端电阻AB电势差：＋2 ～ ＋6v 逻辑‘1’；

－2 ～ －6v 逻辑‘0’；

带终端电阻 AB电势差： 大于 ＋200mv 逻辑‘1’；

小于 －200mv 逻辑‘0’； 注意：AB之间的电压差不小于200mv。

波特率计算：如图，传输9bit（1起始位+8数据位）花费的时间为79us。1s传输的数据量为1/0.000079*9 = 113924，可以推测波特设置的波特率为115200。RS485的波特率计算同理。（二进制系统中，波特率等于比特率）

终端电阻其目的就是消耗通信电缆中的信号反射，其原因有两个：阻抗不连续喝阻抗不匹配。

9、CAN BUS

要点（显性与隐性电平）：

显性位即无论总线上各节点想将总线驱动成什么样的电平，只要有一个节点驱动为显性位，则总线表现为显性位的电平；隐性位正好相反，只有各节点都不将总线驱动成显性位的电平，总线才表现为隐性位对应的电平。显性位电平为Vh-Vl=2V，逻辑上为“0”；隐性位电平为Vh-Vl=0V，逻辑上为“1”。

CAN总线在没有节点传输报文时是一直处于隐性状态。当有节点传输报文时显性覆盖隐性，由于CAN总线是一种串行总线，也就是说报文是一位一位的传输的，而且是数字信号（0和1），1代表隐性，0代表显性。在传送报文的过程中是显隐交替的，就像二进制数字0101001等，这样就能把信息发送出去，而总线空闲的时候是一直处于隐性的。

“显性”具有“优先”的意味，总线上执行逻辑上的线“与”时，只要有一个单元输出显性电平，总线上即为显性电平；只有所有的单元都输出隐性电平，总线上才为隐性电平。（显性电平比隐性电平更强）

隐性（逻辑‘1’）： H=2.5V，L=2.5V，H-L=0V

显示（逻辑‘0’）： H=3.5V，L=1.5V，H-L=2V

共同点：CAN_BUS空闲状态为隐性状态，相当于串口通信（232/485）的停止位‘1’；当准备发送数据时，CAN_BUS的状态由隐性变成显性，相当于串口通信（232/485）的起始位‘0’。

10、KNX BUS

1、 概述：KNX是Konnex的缩写。1999年5月，欧洲三大总线协议EIB、BatiBus和EHSA合并成立了Konnex协会，提出了KNX协议。该协议以EIB为基础，兼顾了BatiBus和EHSA的物理层规范，并吸收了BatiBus和EHSA中配置模式等优点，提供了家庭、楼宇自动化的完整解决方案。

2、 总线框架：

A、 总线—区域总线(15条)—主干道(15条)—总线设备(64个)

B、 15*15*64=14400个设备

C、 三种结构：线形、树形、和星形

D、 KNX总线协议遵循OSI模型协议规范，并进行了合理的简化。由物理层、数据链接层、网络层、传输层和应用层组成，会话层和表示层的功能则并入应用层与传输层

3、 配置模式：

A、S-Mode (system系统模式)

B、E-Mode (Essential简单模式)

4、 所有的总线设备连接到 KNX 介质上 ( 这些介质包括双绞线、射频、电力线或 IP/Ethernet), 它们可以进行信息交换。总线设备可以是传感器也可以是执行器，所有这些功能通过一个统一的系统就可以进行控制、监视和发送信号，不需要额外的控制中心。

5、 KNX电缆由一对双绞线组成，其中一条双绞线用于数据传输(红色为CE+ 黑色为CE-)，另一条双绞线给电子器件提供电源。

6、 所有的信号在总线上都是以串行异步传输（广播）的形式进行传播，也就是说在任何时候，所有的总线设备总是同时接收到总线上的信息，只要总线上不再传输信息时，总线设备即可独立决定将报文发送到总线上。

11、SPI是串行外设接口（Serial Peripheral Interface）

是一种高速的，全双工，同步的通信总线，至少四根线；

SDI（数据输入）、SDO（数据输出）、SCLK（时钟）、CS（使能）。

12、以太网

13、推挽电路和开漏输出

推挽输出：可以输出高,低电平,连接数字器件；推挽结构一般是指两个三极管的B极和E极接在一起，总是一个三极管导通时另一个三极管截止。

开漏输出：输出端相当于一个NPN三极管，集电极悬空，只能输出低电平或者高阻态，必须加一个上拉电阻输出高电平。开漏输出可以将多个输出短接，共用一个上拉，此时这些开漏输出的驱动PIN_A、PIN_B、PIN_C“与”的关系

14、DC-DC电源和LDO电源

LDO：low dropout voltage regulator 低压差线性稳压器，故名思意，为线性的稳压器，仅能使用在降压应用中。也就是输出电压必需小于输入电压。优点：稳定性好，负载响应快。输出纹波小，外围元器件少。

缺点：效率低，输入输出的电压差不能太大。负载不能太大，目前最大的LDO为5A（但要保证5A的输出还有很多的限制条件）

DC/DC：直流电压转直流电压。严格来讲，LDO也是DC/DC的一种，但目前DC/DC多指开关电源。 包括boost（升压）、buck（降压）、Boost/buck（升/降压）和反相结构，具有高效率、高输出电流、低静态电流等特点，随着集成度的提高，许多新型DC-DC转换器的外围电路仅需电感和滤波电容；但该类电源控制器的输出纹波和开关噪声较大、成本相对较高。

优点：效率高，输入电压范围较宽。

缺点：负载响应比LDO差，输出纹波比LDO大。

15、基尔霍夫定律

电压定律(回路定律)：电路中沿任何一个回路的所有电压的代数和为0；

电流定律(节点定律)：流入一个节点的所有电流之和等于流出该节点的所有电流之和。

16、数字电路和模拟电路区别

数字电路只关心高低电平，模拟电路是连续变化的模拟量，表现形式为电压和电流的连续波动

二、常用的元器件：

1、电阻resistance：固定电阻（色环电阻/贴片电阻）、热敏电阻、光敏电阻、数字可调电阻

基本作用：限制电流和调节电压；

2、电容capacitance：陶瓷电容、铝电解电容、薄膜电容、纸介电容、云母电容

基本作用：存储能量（以电场方式）和隔直通交（滤波/旁路）；

容抗和电容成反比，和频率也成反比。如果容抗用Xc表示，电容用C表示，频率用f表示，那么Xc＝1／(2πfC)

3、电感inductance：磁芯电感、空心电感、可调电感、阻流电感

基本作用：存储能量（以磁场方式）和阻交通直（抑制流过它的电流突然变化）

电磁感应只有在外施电压或者电流随时间增大或减小的变化过程中才会产生。

重点：电感的能量存储特性可以被用在开关电源电路中，如图升压电路。当mos管打开，电感存储能量，由二极管隔断的负载由电容存储能量供给。当MOS管关断时，存储在mos管的能量叠加到5V电源（达到升压的效果）。此时，电感给电容充电，同时供给负载电流。

4、磁珠：用于抑制信号线、电源线上的高频噪声和尖峰干扰，还具有吸收静电脉冲的能力。磁珠是用来吸收超高频信号，像一些RF电路，PLL，振荡电路，含超高频存储器电路（DDRSDRAM，RAMBUS等）都需要在电源输入部分加磁珠，而电感是一种蓄能元件，用在LC振荡电路，中低频的滤波电路等，其应用频率范围很少超过50MHZ。 磁珠有很高的电阻率和磁导率，等效于电阻和电感串联，但电阻值和电感值都随频率变化。

4、二极管：正向导通，反向截至；（PN结二极管、肖特基二极管、稳压(齐纳)二极管、发光二极管、变容二极管）

硅管：压降是0.7V左右，耐压高但开关速度慢，常用低频整流和开关；

锗管：压降是0.2V左右，阈值电压小，常用于RF信号检测和低电压电平电路；

肖特基二极管：压降是0.4V左右，耐压低但开关速度快，常用高频整流和开关。

二极管选项考虑五大因素：反向峰值电压/最大整流电流/响应速度/反向漏电流/最大正向压降。

5、三极管（晶体管）：NPN，PNP三极管；用于开关和放大电路

术语：截止区、放大区、饱和区、偏置和静态工作点Q。

放大区电流增益：Ic=B*Ib，B是电流增益，典型值10-500，Ic最大为80-600mA。只有工作在放大区，即对于流过晶体管的电流和加在晶体管电压大小都有限制的，才存在电流增益。当Ib过大或过小，放大系数B都会变小。只有Ib为常量，即静态工作点才由有最大的电流增益。

放大区：Ie=Ic+Ib=(B+1)Ib

达林顿管：把两个三极管连在一起，工作电流更大，放大倍数B更大（2B）等效晶体管电路。

6、MOS管（场效应管）：结型场效应管、金属氧化物晶体管（耗尽型和增强型）、单结场效应管。除了增强型导通方向跟晶体管一致，其他均相反。常用是增强型。

普通晶体管是电流控制元件，通过控制基极电流达到控制集电极电流或发射极电流的目的，到信号源必须提供一定的电流才能工作。

MOS管则是电压控制元件，它的输出电流决定于输入端电压的大小，基本上不需要信号源提供电流，所以它的输入电阻很高，这是它的突出特点。它广泛应用于放大电路和数字电路。

7、运算放大器

负反馈：把输出信号反馈到反相输入端，输出端输出信号电压取决与反馈电阻。

计算公式：Vout=-Vin(Rf/Rin)。反馈电阻越大，输出越大，输出反馈到输入的值就越小。

8、逻辑门电路

非门NOT、与门AND、与非门NAND、或门OR、或非门NOR

异或门XOR

同或门XNOR

最全硬件工程师笔试面试必刷题库06-硬件经典题目整理（附答案

此题库精选网上能搜到的绝大多数硬件工程师笔试面试题库，部分由网友提供。题库大多数提供了参考答案，供硬件毕业生以及要跳槽的工程师刷题，以及学习用。此题库由多个工程师把关，尽量挑选有价值的笔试面试题目，供大家参考。如果各位有好的题库，也可以留言，私信提供，后续一起编排进来，方便硬件工程师刷题用。此题库会每周更新。

每次更新题库包含15题左右。不能太多，重在积累。

效果：如果能熟练掌握这些笔试面试题，保守估计月薪至少10K-15K

1. 硬件工程师的主要职责是什么

数字电路和模拟电路的区别。在硬件设计是应该注意什么

2. 总线是什么概念 什么原理 常用的总线有哪些 各种存储器的详细性能介绍、设计要点及选型. 描述反馈电路的概念，列举他们的应用。

反馈，就是在电子系统中，把输出回路中的电量输入到输入回路中去。

反馈的类型有：电压串联负反馈、电流串联负反馈、电压并联负反馈、电流并联负反馈。

负反馈的优点：降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展放大器的通频带，自动调节作用。

电压负反馈的特点：电路的输出电压趋向于维持恒定。

电流负反馈的特点：电路的输出电流趋向于维持恒定。

3、有源滤波器和无源滤波器的区别

无源滤波器：这种电路主要有无源元件R、L和C组成

有源滤波器：集成运放和R、C组成，具有不用电感、体积小、重量轻等优点。

集成运放的开环电压增益和输入阻抗均很高，输出电阻小，构成有源滤波电路后还具有一定的电压放大和缓冲作用。但集成运放带宽有限，所以目前的有源滤波电路的工作频率难以做得很高。

同步电路和异步电路的区别是什么

同步电路：存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源，因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。

异步电路：电路没有统一的时钟，有些触发器的时钟输入端与时钟脉冲源相连，这有这些触发器的状态变化与时钟脉冲同步，而其他的触发器的状态变化不与时钟脉冲同步。

什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求 将两个门电路的输出端并联以实现与逻辑的功能成为线与。

在硬件上，要用OC门来实现，同时在输出端口加一个上拉电阻。

由于不用OC门可能使灌电流过大，而烧坏逻辑门。

上拉电阻阻值的选择原则包括:

1、从节约功耗及芯片的灌电流能力考虑应当足够大;电阻大，电流小。

2、从确保足够的驱动电流考虑应当足够小;电阻小，电流大。

3、对于高速电路，过大的上拉电阻可能边沿变平缓。综合考虑 以上三点,通常在1k到10k之间选取。对下拉电阻也有类似道理 //OC门电路必须加上拉电阻，以提高输出的高电平值。

OC门电路要输出"1"时才需要加上拉电阻 不加根本就没有高电平

在有时我们用OC门作驱动(例如 控制一个 LED)灌电流工作时就可以不加上拉电阻

OC门可以实现"线与"运算 OC门就是 集电极 开路 输出 总之加上拉电阻能够提高驱动能力。

如何解决亚稳态。(飞利浦-大唐笔试)

亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。当一个触发器进入亚稳态时，既无法预测该单元的输出电平，也无法预测何时输出才能稳定在某个正确的电平上。在这个稳定期间，触发器输出一些中间级电平，或者可能处于振荡状态，并且这种无用的输出电平可以沿信号通道上的各个触发器级联式传播下去。

解决方法： 1 降低系统时钟频率 2 用反应更快的FF

3 引入同步机制，防止亚稳态传播

4 改善时钟质量，用边沿变化快速的时钟信号

关键是器件使用比较好的工艺和时钟周期的裕量要大。亚稳态寄存用d只是一个办法，有时候通过not，buf等都能达到信号过滤的效果

3. Nor Flash 和 Nand Flash的区别是什么

4. SDRAM/SRAM/SSRAM区别是什么 SDRAM、DDR ;SDRAM(125/133MHz)的PCB设计经验与精华;

SRAM：静态RAM DRAM：动态RAM

SSRAM：Synchronous Static Random Access Memory同步静态随机访问存储器。它的一种类型的SRAM。SSRAM的所有访问都在时钟的上升/下降沿启动。地址、数据输入和其它控制信号均于时钟信号相关。这一点与异步SRAM不同，异步SRAM的访问独立于时钟，数据输入和输出都由地址的变化控制。

SDRAM：Synchronous DRAM同步动态随机存储器 如何在总体设计阶段避免出现致命性错误 晶振与时钟系统原理设计经验与精华; 高速CPU和低速CPU的设计有什么区别 PCB设计中生产、加工工艺的相关要求 高速PCB设计中的传输线问题 PCB布线的拓扑结构极其重要性 四.硬件调试

目的：以具体的项目案例，传授硬件调试、测试经验与要点

1) ;硬件调试等同于黑箱调试，如何快速分析、解决问题

2) ;大量调试经验的传授;

3) ;如何加速硬件调试过程

4) ;如何迅速解决硬件调试问题

5) ;DATACOM终端设备的CE测试要求

五.软硬件联合调试

1) ;如何判别是软件的错

2) ;如何与软件进行联合调试

3) ;大量的联合调试经验的传授;

目的：明确职业发展的方向与定位，真正理解大企业对人才的要求，明确个人在职业技能方面努力的方向。

相关问答

硬件测试工程师需要考哪些证书?

硬件工程师对于证书没有要求,不需要额外的证书。主要是学历和项目经验。硬件工程师必备知识:1、基本设计规范;2、CPU基本知识、架构、性能及选型指导;3、M...

硬件工程师证书怎么考?

硬件工程师证书是由中国电子学会颁发的,其考试主要包括两个部分:笔试和面试。1.笔试:考试内容包括硬件工程的基础知识、设计方法、应用技术等方面。考试时间...

硬件电气工程师证怎么考..._电气工程师_帮考网

硬件电气工程师证是由中国电子学会举办的全国硬件电气工程师资格考试。考试内容主要涉及硬件电路设计、数字电路、模拟电路、嵌入式系统、通讯原理...

硬件工程师考研内容?

在国内目前还没有其他同类教材的使用广度和其相媲美,所以考研操作系统的复习应以这本书为准,相信操作系统统考试题的出题肯定也会以这本教材为蓝本。2.辅导书...

硬件工程师加班严重吗?

加班严重。作为一个硬件工程师,在测试或者前端岗位的会比其他岗位的加班更多,尤其是测试岗位,毕竟一个产品在真正上市前是要经过无数次的测试才能彻底投放的。...

硬件工程师结构要求..._结构工程师_帮考网

硬件工程师的结构要求如下:1.熟悉电子电路原理和设计,能够独立完成电路设计和调试。2.熟悉数字电路、模拟电路、信号处理等相关知识,能够独立完成...

要想成为一个合格的硬件测试工程师，需要学习哪些课程?

硬件测试工程师要求1、计算机相关专业,英语阅读书写良好,对硬件有很大的兴趣,平时对这方面比较关注;2、掌握硬件产品的硬件结构、应用技术及产品性能;3、...

硬件工程师岗位职责和优势分析?

1、计算机产品硬件设计2、了解计算机的结构及其发展趋势3、对计算机硬件的销售及市场有较深刻的认识4、区域市场管理5、按照计划完成符合功能性能要求和质...

一般网络工程师面试都会考什么样的问题?-懂得

网络工程师面试的时候问题多以配置和硬件的应用等方面的知识为主。比如:请简述网络定义,并谈谈自己对网络的理解、请描述osi七层模型,并简要概括各...

硬件工程师项目经历怎么填写?

1.按时间顺序,你所从事(做过)的项目一个个分开写,就像写简历一样。如:某年某月——某年某月某某项目,在项目中担任什么工作;第二个项目再这样接下去写。...1...