华为硬件技术工程师面试机考试题及答案

华为硬件技术工程师面试机考试题及答案

一、是非题 [8x4]

1、（ ）DRAM 上电时存储单元的内容是全0，而 Flash 上电时存储单元的内容是全1。

2、（ ）眼图可以用来分析高速信号的码间干扰、抖动、噪声和衰减。

3、（ ）以太网交换机将冲突域限制在每个端口，提高了网络性能。

4、（ ）放大电路的输出信号产生非线性失真是由于电路中晶体管的非线性引起的。

5、（ ）1 的 8 位二进制补码是 0000_0001,-1的 8 位二进制补码是 1111_1111 。

6、（ ）洗衣机，电冰箱等家用电器都使用三孔插座， 是因为如果不接地， 家用电器是不能工作的。

7、（ ）十进制数据 0x5a 与 0xa5 的同或运算结果为： 0x00。

8、（ ）硅二极管的正向导通压降比锗二极管的大。

.

二、单选题 [17x4]

1、一空气平行板电容器， 两级间距为 d，充电后板间电压为 u。然后将电源断开，在平板间平行插入一厚度为 d/3 的金属板。 此时电容器原板间电压变为

A.U/3 B.2U/3 C.3U/4 D.不变

2、8086CPU 内部包括哪些单元

A.ALU,EU B.ALU,BIU C.EU,BIU D.ALU,EU,BIU

3、为了避免 50Hz 的电网电压干扰放大器，应该用那种滤波器：

A.带阻滤波器 B.带通滤波器 C.低通滤波器 D.高通滤波器

4、关于 SRAM 和 DRAM，下面说话正确的是：

A.SRAM 需要定时刷新，否则数据会丢失；

B.DRAM 使用内部电容来保存信息；

C.SRAM的集成度高于 DRAM；

D.只要不掉电， DRAM 内的数据不会丢失；

5、在 RS232串口中， 采用哪一种校验方式：

A.CRC校验 B.海明码校验 C.多种校验方式的组合 D.奇偶校验

6、对于 D 触发器来说， 为了保证可靠的采样， 数据必须在时钟信号的上升沿到来之前继续稳定一段时间，这个时间称为

A.保持时间 B.恢复时间 C.稳定时间 D.建立时间

7、本征半导体中加入（）元素可形成N 型半导体

A.五价 B.四价 C.三价 D.二价

8、模拟信号数字化的过程是

A.采样 ->量化 ->编码 B.采样 ->编码 ->量化

C.编码 ->采样 ->量化 D.量化 ->编码 ->采样

9、在 Buck 电路中，不能起到减小纹波作用的措施是

A.采用多项并联的模式；

B.开关管内置，提高电源的开关频率；

C.输出滤波电容由陶瓷电容改为容量电解电容；

D.增大输出滤波电感量。

10、图示电路中 a、 b 端的等效电阻 Rab在开关 K 打开与闭合时分别为：

A.10 Ω， 8Ω B.8 Ω， 10Ω C.10 Ω， 10Ω D.10 Ω， 16Ω

11、关于 PCI总线的描述，错误的是

A.PCI 总线是一个 16 位宽的总线；

B.PCI的地址线与数据线是复用的；

C.PCI 是一种独立于处理器的总线标准，可以支持多种处理器；

D.PCI支持即插即用功能总线宽度为 32/64 位。

12、中继器、以太网交换机、路由器分别工作在 OSI模型的哪位层次上：

A.物理层、链路层、网络层 B.物理层、网络层、链路层

C.物理层、链路层、传输层 D.链路层、链路层、网络层

13、某电路，对100KHz 以下低频信号干扰敏感，为减少干扰，应采用（）滤波器。

A.高通 B.低通 C.带阻 D.带通

14、捕捉毛刺用最佳触发方式（）进行触发

A.Width B.Edge C.Glitch D.State

15、以下哪种信号异常能用逻辑分析仪测试：

A.信号占空比超标 B.信号上升缓慢

C.6 个信号的异常组合 D.信号抖动过大

16、8421 码 10010111 表示的十进制数是：

A.98 B.151 C.97 D.227

17、晶体管能够放大的外部条件是：

A.发射结反偏，集电结正偏 B.发射结正偏，集电结正偏

C.发射结反偏，集电结反偏 D.发射结正偏，集电结反偏

答案与解析

一、是非题 [8x4]

1、（N）【解析】FLASH可保存

2、（N）

3、（Y）

4、（N）

5、（Y）

6、（N）

7、（Y）

8、（Y）

.

二、单选题 [17x4]

1、B.2U/3

【解析】

电容的大小不是由Q（带电量）或 U（电压）决定的，即：C=εS/4πkd。（ε是一个常数， S 为电容极板的正对面积， d 为电容极板的距离， k 则是静电力常量。）而常见的平行板电容器电容为 C=εS/d. （ε为极板间介质的介电常数，S为极板面积， d 为极板间的距离。）电容器的电势能计算公式：E=CU^2/2=QU/2。

2、C.EU,BIU

【解析】

80x86 从功能上分执行单元EU(Execution Unit) 和总线接口单元 BIU(Bus InteRFace Unit) ，执行单元由 8 个 16 位通用寄存器， 1 个 16 位标志寄存器， 1 个 16 位暂存寄存器， 1 个 16 位算术逻辑单元 ALU及 EU控制电路组成。总线接口单元由 4 个 16 位段寄存器（ CS,DS,SS,ES） ，1 个 16 位的指令指针寄存器， 1 个与 EU通信的内部暂存器， 1 个指令队列， 1 个计算 20 位物理地址的加法器∑及总线控制电路构成。

3、A.带阻滤波器

4、B.DRAM 使用内部电容来保存信息

【解析】

SRAM和 DRAM都是随机存储器，机器掉电后，两者的信息都将丢失。它们的最大区别就是：DRAM是用电容有无电荷来表示信息 0 和 1，为防止电容漏电而导致读取信息出错，需要周期性地给电容充电，即刷新；而 SRAM是利用触发器的两个稳态来表示信息 0 和 1， 所以不需要刷新。 另外， SRAM的存取速度比 DRAM更高，常用作高速缓冲存储器Cache。

5、D.奇偶校验

6、D.建立时间

【解析】

setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求 . 建立时间是指触发器的时钟信号上升沿到来以前数据稳定不变的时间输入信号应提前时钟上升沿 ( 如上升沿有效 )T 时间到达芯片 这 个 T 就 是 建 立 时 间 -Setup time. 如不 满 足setup time, 这个数据就不能被这一时钟打入触发器只有在下一个时钟上升沿数据才能被打入触发器保持时间是指触发器的时钟信号上升沿到来以后数据稳定不变的时间如果 hold time 不够数据同样不能被打入触发器建立时间 (Setup Time) 和保持时间 (Hold time).建立时间是指在时钟边沿前数据信号需要保持不变的时间保持时间是指时钟跳变边沿后数据。

7、本征半导体中加入（）元素可形成N 型半导体

A.五价

8、A.采样 ->量化 ->编码

9、C.输出滤波电容由陶瓷电容改为容量电解电容

10、C.10 Ω， 10Ω

11、A.PCI 总线是一个 16 位宽的总线

12、C.物理层、链路层、传输层

【解析】

物理层 : 将数据转换为可通过物理介质传送的电子信号 相当于邮局中的搬运工人

链路层 : 决定访问网络介质的方式在此层将数据分帧，并处理流控制。本层 指定拓扑结构并提供硬件寻 址。相当于邮局中的装拆箱工人

网络层 : 使用权数据路由经过大型网络 相当于邮局中的排序工人传输层 : 提供终端到终端的可靠连接 相当于公司中跑邮局的送信职员

会话层 : 允许用户使用简单易记的名称建立连接相当于公司中收寄信、写信封与拆信封的秘书

表示层 : 协商数据交换格式 相当公司中简报老板、替老板写信的助理

应用层 : 用户的应用程序和网络之间的接口老板

13、A.高通

14、C.Glitch

15、A.信号占空比超标

16、C.97

17、D.发射结正偏，集电结反偏

『本文转载自EDA365电子论坛,版权归原作者所有,如有侵权请联系删除』

硬件工程师面试经历——笔试篇

今年就业形势：今年形势依旧不景气，英特尔硬件部门基本不招人，思科硬件部门和信号完整性方面也不招人，EMC，IBM，AMD硬件开发也没有名额，可能会有校招，但一般是噱头做广告。

英伟达倒是搞得轰轰烈烈，最后也没招人。

后面的同学不要对这些公司抱太多希望。

从8月份开始起到现在找工作花了3个多月，慢慢地也接近尾声了，因此我考虑着花点时间把这段时间的笔试面试好好总结一下，也供正在找工作或者以后即将找工作的小伙伴们作为参考。

下面主要说一下我笔试面试公司的过程，本篇主要侧重笔试（面试稍后补上），按时间先后顺序：

1 、华为：

硬件没有笔试，首先是一面，技术面，大概只有15分钟，然后性格测试（会刷人），但一般性格测试可以做两遍。

最后综合面试了，一般大概也只有一刻钟。

2、中兴：

有笔试，然后技术面，2对1，两个面试官会轮流问问题，大概20分钟，紧接着综合面，有英语，大概也要20分钟。

并且笔试一般会和射频，天线，微波，通信的一起考，所以卷子一般只用做自己熟悉的部分就好了。

CMOS不用输入管脚该怎么处理（不能悬空）。

串联负反馈和并联负反馈的作用。

PCB走线特性阻抗的影响因素（线宽，介电常数，铜箔厚度，PCB板材等）。

差分信号线阻抗匹配一般是（100欧姆~120欧姆）。

4G LTE基础知识的考察。

达林顿管连接判断和计算。轨道轨运放的基础知识。

对光接入网知识的理解（大题）。

OFDM系统中峰均比的解释以及解决办法（大题）。

用两个MOS管搭一个开关电路（大题）。

整体而言都是基础题目。

3、 英伟达：

英伟达是发一份word的笔试题到邮箱，然后限定两个小时做好再发过去，大概10个大题，主要是数字电路方面的。

但今年英伟达基本不招人。

题目有解释什么是非稳态，以及怎么消除。

信号的串扰有什么危害，怎么解决。

用2:1MUX构成与门和或门（连一根线就可以了）。

给一个数字电路的框图化简。

其余的题目我贴几个在下文，大家可以试着做做。

应该说好好看看数电，可以做出一大半出来。

3）. Given a list (5, 1, 17, 8), write aprocedure to return a sorted list in ascending order (1,5,8,17).

5）. Please use Binary Gray Code to designa 4 bits 10 states code (0 1 2 3 4 5 6 7 8 9, total 10 states)

7）. Please implement following functionswith a 2:1 MUX.

Y=A&B; Y=A||B;

4 、百度：

硬件就一个岗位，笔试主要是FPGA方向的，但笔试过后基本都没通知了。

百度硬件目前主要也只在北京招人。

百度这两年的笔试题有很大的相似处，具体的笔试题可以看我上一篇博客。

5 、CVTE：

（18w）这家公司比较奇特，首先不让投简历，他有一系列测评，包括逻辑，数字，硬件基础知识的题目，只有通过了才有资格投简历。

网上测试的题目很基础。

然后，一面是一对三，面试官会问一些问题，让大家依次回答，不涉及技术，一面一般刷掉三分之二的人。

笔试题有对采样定理的描述。

给一个线性电源计算效率。还有两个稳压管并联，问输出。

三极管放大状态特点，和计算。

单片机工作的几个要素。给三个电压问是什么三极管。

几种功放性能的比较。

LC谐振电路。

恒流源和恒压源的比较。

三端集成稳压器的计算。

6 、思科：

今年没有硬件岗位，投了一个硬件支持的岗位，笔试时发现都是软件的题目，一共六部分，选择作两部分，C/C++,数据库，操作系统，Python, 网络，JAVA。并且答题要求挺坑的，答对一题得1分，答错一题扣0.5分。

招人很少，题目大部分都不会，做了炮灰。

7、 阿尔卡特朗讯：

笔试，主要是高速电路设计，信号完整性方面的题目，然后技术面，2对1，大概25分钟，有英语。

最后HR面，英语聊天十分钟，但也有做自我介绍，项目之类的，因人而异。

解决串扰问题（3W规则）。

电磁干扰EMC。

OC门要加上拉电阻原因。

振铃的考察。

Watchdog的原理。

LVDS电平的特点以及优势（大题）。

IIC总线的verilog实现并画出时钟的对应波形（告诉从设备地址，寄存器地址，写入数据）那么顺序是：起始位—从设备地址—ACK位—寄存器地址—ACK位—写入数据—ACK位—停止位。

给一个CPU和几片存储器让画出连接图（大题）。

DC/DC噪声产生的原因，MOS管反接肖特基二极管的作用（大题）。

8 、斐讯：

（8k*13, 包吃住）模电和数电的基础题，很简单。笔试过了就面试，由于和其他公司冲突，邀请了两次我都没去面试。

串联两个稳压管问输出电压。

锁存器的作用。

ADC每提高1bit, 抗干扰能力可以提高6db。

三极管放大电路三种组态的优缺点。

给一个电容的容值和ESL问滤波范围。

三极管给出电压，让判断每一极。

与或非门的考察。

什么是电感饱和。

存储电路的设计。

复位电路并联二极管的作用（为电容提供泄放电压的通道）。

积分运放电路输入输出的计算。

9 、联影：

国家扶持的，感觉前途还不错，首先笔试，题目很基础。

但因为上海是最后一站，一般岗位也只要一两个人，所以上海这边也是走走过场，没怎么要人面试。

串行通信协议种类。

陶瓷电容，钽电容，铝电解电容容值对比。

CMOS输入输出逻辑电平。

共模抑制比作用。

锁相环的组成。

TTL和CMOS电平的对比。

然后给出一个情景让画出卡罗图化简，并且画出逻辑电路。

画出一个单片机的外围结构电路，有开门狗，存储电路，复位电源等等。

最后一个三极管放大电路计算。贴出题目如下：

10、 环旭电子：

（据说10k*13, 包住，有中餐）两面，先笔试，再面试。

笔试也主要考基础。

但对公司做的东西没什么兴趣。

笔试主要是：温度升高，二极管导通电压降（减小）。

三极管放大截止电路的判断。

存储电路的考察。

二极管单向导通电路的考察。

眼图的作用，怎么观察。

解释建立时间和保持时间。

11 、菲尼萨：

没有笔试，就两轮面试，技术面和HR面大概各50分钟。

12 、兆芯：

部分职位有笔试，我投的岗位没有笔试，四轮面试。

总共用了3个小时。混合电路设计有笔试题。

SRAM最小电路的分析和改进。

如下图这个电路工作原理。

解释建立时间保持时间。

用最少资源写16为加法器（FPGA）。

用静态和动态的mos管画或非门和非门。

密勒效应和应用。

MOS管电流源噪声的分析。

还有几个IC电路设计得不太会。

13 、中电集团36所：

一轮面试。很简单的问题。

14 、国家核电：

先面试，再体检，再笔试，笔试大概3小时。

15、中国银行：

笔试，4小时。然后面试。

16 、中国农业银行：

笔试3小时，然后面试。

17 、上海银行：

笔试1小时，少量逻辑题目，然后就是性格测试，然后面试。

大概就写到这里吧。想到其他的再补充。

总结的话，要通过笔试，模电数电一定要好好看看，二极管，三极管，运放的计算一般是必考。

数电里面画与非门，或非门，化简，触发器也经常考。还有就是DC/DC，LDO也会有所涉及。另外存储器一般也作为大题出现，应该注意。

最后PCB布板，高速电路中阻抗匹配，串扰，反射振铃有时也会出现。

『本文转载自网络,版权归原作者所有,如有侵权请联系删除』

相关问答

计算机硬件工程师的考试内容有那些,分别是什么每年的时间,报...

首先电子工程师都是公司给你的职称,如果你的年资高,技术好,公司就会升你为工程师,不过应届生出去一般从助理工程师做起,本人目前是助理电子工程师,2010届毕业。...

怎样考硬件工程师?

信息产业部电子教育与考试中心作为信息产业部行业教育的支撑机构,经过精心的筹划,推出了硬件工程师高级职业教育项目(简称HEACE)。硬件工程师高级职业教育项...

硬件工程师面试常问的问题?

1.总体概述。你在某个项目中,承担的角色是什么,主要做了哪些方面的工作,遇到过什么难题,是怎样解决的。2.系统框图。画出你的这个项目的硬件系统框图并简...

硬件工程师面试基本知识?

1.总体概述。你在某个项目中,承担的角色是什么,主要做了哪些方面的工作,遇到过什么难题,是怎样解决的。2.系统框图。画出你的这个项目的硬件系统框图并简...

硬件工程师证书报考时间?

...报考资料:2寸白蓝底彩色照片4张及同底电子版照片1份、身份证复印件份及电子版各1份、毕业证复印件及电子版各1份、工作证明1份(盖公章)。证书颁发:...

软件测试要先做硬件测试吗，面试软件测试公司要求先做硬件测试，可信吗?我是应届生?

测试岗位又分很多类别的,例如硬件测试包含高速信号,低速信号,可靠性,相容性,兼容性,系统集成测试,电源完整性,Thermal测试,EMC,等等,软件测试又包含白...测...

怎么成为硬件测试工程师?

1、一般硬件测试工程师听得少,其实就是测试工程师,硬件一般都是设计工程师做好并调试好的2、电子行业,测试工程师一般就是软件测试工程师或就叫测试工程师了...

全国信息系统硬件技能水平考试是什么组织

随着计算机信息高新技术(以下简称:高新技术)的发展和普及,越来越多的行业、部门已将其作为必备基本工作技能,开展相应的培训及技能鉴定已成为广大劳...

请教:华为网络能源硬件工程师面试经验以及当前待遇.谢谢?

今年的应届生都是硕士1W,本科9K,网络能源方面说白了就是给基站做电源的,应届生面试的时候会问些电力电子相关的问题,还会让画一些基本的电路,也会谈学校期间...

注册设备工程师的考试流程，想知道全一点的，就是..._公用设...

其实你只需要买两本辅导书就行了,电力出版社的参见:高等数学1.1空间解析几何量代数直线平面柱面旋转曲面二次曲面空间曲线1.2微分学极...